

CLIPPEDIMAGE= JP408102551A

PAT-NO: JP408102551A

DOCUMENT-IDENTIFIER: JP 08102551 A

TITLE: SEMICONDUCTOR LIGHT EMITTING DEVICE AND ITS  
MANUFACTURE

PUBN-DATE: April 16, 1996

INVENTOR-INFORMATION:

NAME  
BITO, YOSHIFUMI  
KISHIMOTO, TATSUYA

ASSIGNEE-INFORMATION:

|              |         |
|--------------|---------|
| NAME         | COUNTRY |
| KYOCERA CORP | N/A     |

APPL-NO: JP06261166

APPL-DATE: September 30, 1994

INT-CL (IPC): H01L033/00

ABSTRACT:

PURPOSE: To hardly generate the flow of silver paste, etc.,  
constituting a  
conductive layer by forming unevenness by roughening a  
connection surface with  
a wiring of an electrode layer regardless of a material of  
the electrode layer  
by roughening a rear of an element substrate.

CONSTITUTION: A rear 4b of an element substrate 4 is made a  
rough surface with  
a step wherein a number of pyramid-like projections are  
formed. The projection  
is formed by roughening the rear 4b of the element  
substrate 4 by anisotropic  
etching by using etchant prepared by alkaline solution of  
about 1% or more of  
sodium hydroxide or potassium hydroxide whose temperature  
is made about

60°C or higher. A connection surface 7a of an electrode layer 7 with a wiring 8 can be made a rough surface by a step in the rear 4b of the element 4. Thereby, it is possible to prevent an electrode layer 7 of the adjacent semiconductor light emitting devices 1 from shortcircuiting through a conductive layer 3.

COPYRIGHT: (C)1996, JPO

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-102551

(43)公開日 平成8年(1996)4月16日

(51)Int.Cl.<sup>6</sup>

H 01 L 33/00

識別記号 庁内整理番号

E

F I

技術表示箇所

審査請求 未請求 請求項の数2 FD (全4頁)

(21)出願番号

特願平6-261166

(22)出願日

平成6年(1994)9月30日

(71)出願人 000006633

京セラ株式会社

京都府京都市山科区東野北井ノ上町5番地  
の22

(72)発明者 尾藤 喜文

滋賀県八日市市蛇溝町長谷野1166番地の6  
京セラ株式会社滋賀工場内

(72)発明者 岸本 達也

滋賀県八日市市蛇溝町長谷野1166番地の6  
京セラ株式会社滋賀工場内


(74)代理人 弁理士 根本 進

(54)【発明の名称】 半導体発光装置およびその製造方法

(57)【要約】

【構成】 素子基板4の表面4aにLED5が形成されている半導体発光装置1において、その素子基板4の裏面4bに形成される電極層7は、導電層3を介して回路基板2の配線8に接続される。その素子基板4の裏面4bは粗面とされ、その粗面の段差により前記電極層7の配線8との接続面7aが粗面とされる。

【効果】 相隣接する半導体発光装置の電極層間が導電層を介し短絡するのを防止でき、しかも、その電極層の材料は限定されないので素子基板にオーミック接触する材料とすることができます。



## 【特許請求の範囲】

【請求項1】 素子基板と、その素子基板の表面に形成されるLEDと、その素子基板の裏面に形成される電極層とを備え、その電極層は導電層を介して回路基板の配線に接続され、その素子基板の裏面は粗面とされ、その粗面の段差により前記電極層の配線との接続面が粗面とされる半導体発光装置。

【請求項2】 請求項1に記載の半導体発光装置を製造するに際し、そのLEDをパッシベーション膜により被覆した後に、その素子基板の裏面をエッティング液を用いて異方性エッチングすることで粗面とすることを特徴とする半導体発光装置の製造方法。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】 本発明は、例えばページプリンタの感光ドラムの露光用光源として用いられる半導体発光装置に関する。

## 【0002】

【従来の技術】 ページプリンタの感光ドラムの露光用光源として、回路基板上に一定の間隔で配列される複数の半導体発光装置が用いられる。各半導体発光装置は、素子基板と、その素子基板の表面側に並列する複数のLEDと、各LEDに接続される個別電極と、その素子基板の裏面に形成されて各LEDの共通電極として機能する電極層とを備える。各半導体発光装置の電極層は、銀ペーストを硬化させることで構成される導電層を介し前記回路基板上の互いに異なる配線に接続される。また、各個別電極はワイヤーボンダー等を介し前記回路基板上の互いに異なる配線に接続される。

【0003】 その回路基板上に並列する複数の半導体発光装置の隣接間隔は、各LEDの配列ピッチを小さくしてプリンタによる印字の高精細化を図るため、例えば数 $\mu\text{m}$ から十数 $\mu\text{m}$ 程度と非常に小さくされる。そうすると、各半導体発光装置の電極層を銀ペーストを介し前記回路基板上の互いに異なる配線に接続する際に、その銀ペーストが流动して隣接する半導体発光装置の電極層に至り、相隣接する半導体発光装置の電極層間が導電層を介し短絡することがあった。そのような短絡が生じると、所望のLEDを発光させることができなくなる。

【0004】 すなわち、発光対象のLED個々に通電して発光させようとすると制御用ICの数が多くなるので、各半導体発光装置における発光対象のLEDの位置に対応する各個別電極と、発光対象のLEDが属する半導体発光装置の共通電極とに通電することで発光制御を行ない、IC数の低減を図っている。例えば、回路基板上で並列する半導体発光装置の数が40個、各半導体発光装置の素子基板上で並列するLEDの数が64個、これにより並列するLEDの総数が $40 \times 64 = 2560$ 個である場合において、その左から3つめの半導体発光装置における左から4つめのLEDを発光させるには、

10

各半導体発光装置における左から4つめのLEDそれぞれの個別電極と、左から3つめの半導体発光装置の共通電極とに通電することで、所望のLEDを発光させていく。しかし、相隣接する半導体発光装置の電極層間が導電層を介し短絡すると、発光させるつもりのない他の半導体発光装置における左から4つめのLEDが発光してしまう。

【0005】 そこで、その素子基板の裏面に形成される電極層の材料として、その電極層の配線との接続面が電極形成時に粗面となる例えば金-スズ(Au-Sn)の2層金属材料が用いられている。これにより、その電極層の接続面に凹凸が形成されるので、銀ペーストの流れが生じ難くなり、前記短絡が防止される。

## 【0006】

【発明が解決しようとする課題】 その電極層の接続面が電極形成時に粗面となるのは、理由は明確ではないが前記Au-Snのような限られた材料のみである。そのため、素子基板の材料によってはオーミック接触できない場合がある。例えば、Au-Snはn型ガリウム砒素(GaAs)の素子基板に対してはオーミック電極となるが、n型シリコン(Si)の素子基板に対してはオーミック電極とはならない。そのため、例えばn型Siの素子基板にオーミック接触するクロム-アンチモン-金(Cr-Sb-Au)を電極層の材料として用いた場合、相隣接する半導体発光装置の電極層間が導電層を介し短絡することがある。

【0007】 本発明は、上記課題を解決することのできる半導体発光装置を提供することを目的とする。

## 【0008】

【課題を解決するための手段】 本発明の半導体発光装置は、素子基板と、その素子基板の表面に形成されるLEDと、その素子基板の裏面に形成される電極層とを備え、その電極層は導電層を介して回路基板の配線に接続され、その素子基板の裏面は粗面とされ、その粗面の段差により前記電極層の配線との接続面が粗面とされる。

【0009】 その半導体発光装置を製造するに際し、そのLEDをパッシベーション膜により被覆した後に、その素子基板の裏面をエッティング液を用いて異方性エッチングすることで粗面とするのが好ましい。

## 【0010】

【発明の作用および効果】 本発明の構成によれば、その素子基板の裏面を粗面とすることで、その電極層の材料に拘らず、その電極層の配線との接続面を粗面にして凹凸を形成し、導電層を構成する銀ペースト等の流れを生じ難くできる。これにより、複数の半導体発光装置を小さな間隔をもいて並列する場合に、相隣接する半導体発光装置の電極層間が導電層を介し短絡するのを防止でき、しかも、その電極層の材料は限定されないので素子基板にオーミック接触する材料を用いることができる。

【0011】 その素子基板の裏面をエッティング液を用い

20

30

40

50

て異方性エッチングすることで粗面とすることができる、そのエッチングに先立って素子基板の表面側に並列する複数のLEDをバッシベーション膜により被覆することで、LEDが素子基板の裏面のエッチングの影響を受けるのを防止できる。

## 【0012】

【実施例】以下、図面を参照して本発明の実施例を説明する。

【0013】図1、図2は、ページプリンタの感光ドラムの露光用光源として用いられる複数の半導体発光装置1を示し、それら半導体発光装置1はn型Siの回路基板2上で一定の間隔で一列に並列される。各半導体発光装置1は、素子基板4と、その素子基板4の表面に形成されて半導体発光装置1の並列方向に沿って一列に並列する複数のLED5と、各LED5に接続される個別電極6と、その素子基板4の裏面に形成されて各LED5の共通電極として機能する電極層7とを有する。その回路基板2上における半導体発光装置1の隣接間隔δは数μmから十数μm程度とされる。

【0014】各LED5は、素子基板4の表面4aに半導体結晶を有機金属気相エピタキシー(MOCVD)や分子線エピタキシー(MBE)等により成長させ、その成長層をLED5となる部分を残してエッチングすることで形成できる。例えば、ガリウム砒素(GaAs)、ガリウム砒素リン(GaAsP)、ガリウムリン(GaP)等の成長層であるバッファー層5aと、アルミニウムガリウム砒素(AlGaAs)の成長層であるn型半導体層5b、p型半導体層5cおよびp+型半導体層5dとで構成できる。各LED5と素子基板4の表面4aとは、プラズマCVD等により形成される窒化珪素(SiNx)や酸化珪素(SiO<sub>2</sub>)等のバッシベーション膜9により覆われる。

【0015】各個別電極6は、各LED5を覆うバッシベーション膜9の一部をエッチングにより除去することで前記p+型半導体層5dを露出させた後に、そのp+型半導体層5dに接続される金属層を蒸着によって成長させてパターニングすることで形成される。その個別電極6の材料としては、p+型半導体層5dにオーミック接触する例えば金(Au)が用いられる。

【0016】各電極層7は、蒸着によって成長させた金属層により素子基板4の裏面4bを覆うように形成される。その電極層7の材料としては、素子基板4にオーミック接触する例えばCr-Sb-Auの3層金属材料を、100Å-700Å-1600Åの厚さで積層したものが用いられる。

【0017】各半導体発光装置1の電極層7は、導電層3を介し前記回路基板2上の互いに異なる配線8に電気的に接続される。その導電層3は、酢酸ブチル等の熱硬化性ペーストに銀粒子を分散させた銀ペーストを電極層7にコーティングし、その電気的接続後に熱硬化させる

ことで構成される。

【0018】その素子基板4の裏面4bは、図3に示すように多数のピラミッド状突起10が形成された段差を有する粗面とされている。その突起10は、水酸化ナトリウム又は水酸化カリウムの1%以上のアルカリ溶液を60°C以上の温度にしたエッチング液を用いて、その素子基板4の裏面4bを異方性エッチングして荒らすことによって形成できる。その素子基板4の裏面4bにおける段差により、前記電極層7の配線8との接続面7aが粗面とされる。その段差の大きさは、小さ過ぎると銀ペーストの流動を充分に防止できないことから、その電極層7の厚さに応じた不必要に大きくなり寸法とされる。例えば電極層7の厚さが0.数μm～数μmであれば数μm～10数μm程度とすればよい。なお、その段差の寸法はエッチング時間に応じて変化させることができ、その素子基板4の裏面4bの見た目が白濁すれば、その裏面4bは荒れて粗面となっている。

【0019】その素子基板4の裏面4bを粗面とするためのエッチングは、各LED5をバッシベーション膜9により被覆した後に行なわれる。そのエッチング後に電極層7を形成し、また、バッシベーション膜9をエッチングしてp+型半導体層5dを露出させて各個別電極6を形成する。そのバッシベーション膜9を構成するSiNxやSiO<sub>2</sub>は、アルカリによりエッチングされないか若しくは低レートでしかエッチングされないため、その素子基板4の裏面4bのエッチングに先立って各LED5をバッシベーション膜9により被覆することで、各LED5が素子基板4の裏面4bのエッチングの影響を受けるのを防止できる。

【0020】各LED5の発光制御は、発光対象のLED5個々に通電して発光させると制御用ICの数が多くなるので、従来例で述べたように、各半導体発光装置1における発光対象のLED5の位置に対応する各個別電極6と、発光対象のLED5が属する半導体発光装置1の共通電極層7とに通電することを行なわれる。

【0021】上記構成によれば、その素子基板4の裏面4bを粗面とすることで、その電極層7の材料に拘らず、その電極層7の配線8との接続面7aを粗面にして凹凸を形成し、導電層3を構成する銀ペーストの流れを生じ難くできる。これにより、相隣接する半導体発光装置1の電極層7が導電層3を介し短絡するのが防止でき、しかも、その電極層7の材料として素子基板4にオーミック接触する材料を用いることができる。実際に回路基板2上に40個の半導体発光装置1を並列させた場合において、素子基板4の裏面4bを粗面としない場合は数カ所～20数カ所において隣接する半導体発光装置1の電極層7間で短絡が発生したのに対し、素子基板4の裏面4bを粗面とすることで短絡発生箇所が無くなつた。さらに、相隣接する半導体発光装置1の間隔を小さくできるので、複数のLED5の並列ピッチを小さく

46

5:WY

5:U2

し、アリンタの感光ドラムの露光用光源として用いる場合における印字の高精細化を図れる。

【0022】なお、本発明は上記実施例に限定されるものではない。例えば、導電層を構成するのは銀ペーストに限定されず、流動性を有する導電剤であって硬化可能なものであればよい。また、素子基板の裏面における粗面を構成する突起は、電極層の配線との接続面を粗面にできれば足りるため、ピラミッド状に限定されず、例えばHF-HNO<sub>3</sub>系のエッチャントを用いることでピラミッド状以外にすることができる。また、素子基板の材料はSiに限定されず、例えばGaAsの素子基板の裏面を、H<sub>2</sub>SO<sub>4</sub>-H<sub>2</sub>O<sub>2</sub>-H<sub>2</sub>O系のエッチャントによって異方性エッティングを行ない荒らすことで粗面とすることができる。また、素子基板の裏面をドライエッティングにより粗面にしてもよい。

## 【図面の簡単な説明】

【図1】本発明の実施例の半導体発光装置の平面図

【図2】その半導体発光装置の断面図

【図3】シリコン半導体結晶により形成された素子基板の裏面における構造を示す斜視図

## 【符号の説明】

2 回路基板

3 導電層

4 素子基板

10 5 LED

6 個別電極


7 電極層

7a 接続面


8 配線

9 パッシベーション膜

【図1】



【図3】



【図2】

